

[Original document](#)

SEMICONDUCTOR PHOTODETECTOR

Publication number: JP2228080

Publication date: 1990-09-11

Inventor: MISU SHIGEYUKI; MATSUO NOZOMI

Applicant: FURUKAWA ELECTRIC CO LTD

Classification:

- international: **H01L31/10**; H01L31/10; H01L31/10; H01L31/10; (IPC1-7): H01L31/10

- European:

Application number: JP19890048334 19890228


Priority number(s): JP19890048334 19890228

[View INPADOC patent family](#)[View list of citing documents](#)[Report a data error here](#)

Abstract of JP2228080

PURPOSE: To restrain the generation of current at a low level by doping the interfaces facing an optical absorption layer of a buffer layer and a window layer with impurities.

CONSTITUTION: The interfaces facing an optical absorption layer 4 of a buffer layer 2a and a window layer 5a are doped with impurities such as Se, S, and Si. Namely, the carriers compensate for defects by doping the interfaces with impurities. As a result, a depletion layer ranges from the window layer 5a to the buffer layer 2a by applying a bias voltage, and the generation of current caused by defects or traps can be prevented even over the range including the both side interfaces of the optical absorption layer 4.

Data supplied from the *esp@cenet* database - Worldwide

⑫ 公開特許公報(A) 平2-228080

⑬ Int. Cl.³

識別記号

庁内整理番号

⑭ 公開 平成2年(1990)9月11日

H 01 L 31/10

7733-5F H 01 L 31/10

A

審査請求 未請求 請求項の数 2 (全3頁)

⑮ 発明の名称 半導体受光素子

⑯ 特 願 平1-48334

⑰ 出 願 平1(1989)2月28日

⑱ 発 明 者 三 須 重 幸 神奈川県横浜市西区岡野2-4-3 古河電気工業株式会社横浜研究所内

⑲ 発 明 者 松 尾 望 神奈川県横浜市西区岡野2-4-3 古河電気工業株式会社横浜研究所内

⑳ 出 願 人 古河電気工業株式会社 東京都千代田区丸の内2丁目6番1号

明 細 書

1. 発明の名称 半導体受光素子

2. 特許請求の範囲

(1)第1導電型の半導体基板上に、第1導電型のバッファ層、光吸収層および窓層が順次積層され、該窓層の表面より層内部に向けて第2導電型領域が選択的に形成され、窓層表面の第1導電型領域と第2導電型領域の境界領域上に第1導電型領域と第2導電型領域にまたがって表面保護膜が形成されている半導体受光素子において、バッファ層および窓層の光吸収層に面する界面には、不純物がドーピングされていることを特徴とする半導体受光素子。

(2)窓層の光入射側の表面には、不純物がドーピングされていることを特徴とする請求項1記載の半導体受光素子。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は構造改良された半導体受光素子に関する。

(従来の技術)

InGaAsを光吸収層とする半導体受光素子は、波長1.7 μ m近くまで高い受光感度があるため、1 μ m帯波長光通信に広く用いられている。その構造は、例えば第2図に示すように、 n^+ -InP基板(1)上に、 n^+ -InPバッファ層(2)、 n^+ -InGaAs光吸収層(4)および n^+ -InP窓層(5)が順次積層され、次に、 n^+ -InP窓層(5)表面から選択的にZnを拡散して、 p^+ -Zn導電層(6)が形成されている。 n^+ -InP窓層(5)の表面には、SiNx表面保護膜(7)が p^+ -Zn導電層(6)の周端部と非拡散部に形成されている。(8)は受光領域の p^+ -Zn導電層(6)の端部とSiNx表面保護膜(7)上に形成されたp電極、(9)は n^+ -InP基板(1)裏面に形成されたn電極である。

上記構造では、InGaAsP系の光吸収層上に光吸収層よりも禁止帯巾が広く、光を透過する窓層が設けられ、pn接合部が窓層に形成されている。従って、低バイアスで光吸収層を完全に空乏化するために、窓層のキャリア濃度も光吸収層

なみに高純度化している。各層は高純度のエピタキシャル層であること、 InGaAs 層上に直接 InP 層を成長できること、および、拡散により pn 接合を形成するために必要な膜厚の均一性に優れている事などから、気相成長法により上記構造の半導体受光素子が製作されている。表面保護膜は、窓層表面の pn 接合部の保護、表面酸化による暗電流増加を防ぐため、酸化膜のかわりに SiNx を用いている。

〔発明が解決しようとする課題〕

しかしながら、上記構造の半導体受光素子には次のような問題点がある。すなわち、

イ) ダブルヘテロ構造界面の欠陥は、発光素子のように高いキャリア濃度($1 \times 10^{17} \text{cm}^{-3}$ 以上)では補償されているが、上記半導体受光素子のように高純度エピタキシャル層を成長させる場合には、素子特性に大きな影響を及ぼす。特に気相成長法では、界面に変成層ができやすいため、それがトラップとなって暗電流を増大させる。

ロ) 高純度エピタキシャル層上に表面保護膜とし

て誘電体膜を積層すると、誘電体膜自体の持つ電荷(SiNx ならば負)により、誘電体膜直下に空乏層が生じてチャンネル化したり、あるいは、誘電体膜と半導体界面に界面準位が生じたりして、表面リーク電流が大きくなる。

本発明は以上のような点にかんがみてなされたもので、その目的とするところは、暗電流の小さい半導体受光素子を提供することにある。

〔課題を解決するための手段と作用〕

上記目的を達成するための本発明は次の通りである。すなわち、本発明は第1導電型の半導体基板上に、第1導電型のバッファ層、光吸収層および窓層が順次積層され、該窓層の表面より層内部に向けて第2導電型領域が選択的に形成され、窓層表面の第1導電型領域と第2導電型領域の境界領域上に第1導電型領域と第2導電型領域にまたがって表面保護膜が形成されている半導体受光素子において、バッファ層および窓層の光吸収層に面する界面には Se 、 S 、 Si などの不純物がドーピングされていることを第1発明とし、窓層の

光入射側の表面には不純物がドーピングされていることを第2発明とするものである。

気相成長法により $\text{n}^+ - \text{InP}$ バッファ層(2)上に $\text{n}^+ - \text{InGaAs}$ 光吸収層を成長させる場合、加熱により $\text{n}^+ - \text{InP}$ バッファ層のPが抜けてバッファ層の光吸収層側界面に欠陥による変成層が生じる。同様に $\text{n}^+ - \text{InGaAs}$ 光吸収層(4)上に $\text{n}^+ - \text{InP}$ 窓層(5)を成長させると、 $\text{n}^+ - \text{InGaAs}$ 光吸収層(4)のAsが抜けて、光吸収層の窓層(5)側界面に欠陥が生じる。本発明では、光吸収層(4)に面するバッファ層(2)および窓層(5)の界面に不純物をドーピングして上記欠陥をキャリアで補償している。その結果、バイアス電圧の印加により、空乏層が窓層(5)からバッファ層(2)到り、光吸収層(4)の両側界面を含む範囲にわたっても、欠陥やトラップによる発生電流を防ぐことができる。また、窓層(5)の光入射側の表面に不純物をドーピングすると、誘電体からなる表面保護膜(7)の電荷により窓層(5)表面にチャンネルが形成されることを防ぐことができ、表面リーク電流を抑える

ことができる。上記のバッファ層(2)および窓層(5)の界面に形成される不純物をドーピングした層は、キャリア濃度が $5.0 \times 10^{15} \text{cm}^{-3} \sim 1.0 \times 10^{16} \text{cm}^{-3}$ の範囲であり、厚さが $0.1 \sim 0.3 \mu\text{m}$ であることが望ましい。その理由は、キャリア濃度が $1.0 \times 10^{16} \text{cm}^{-3}$ 以上、あるいは厚さが $0.3 \mu\text{m}$ 以上になると、トンネル現象による暗電流が増加する。また、キャリア濃度が $5 \times 10^{15} \text{cm}^{-3}$ 以下、あるいは厚さが $0.1 \mu\text{m}$ 以下になると、トラップ欠陥を補償できないからである。

〔実施例〕

以下、図面に示した実施例に基づいて本発明を説明する。

第1図は本発明にかかる半導体受光素子の一実施例の要部断面図であり、 $\text{n}^+ - \text{InP}$ 基板(1)上に気相成長法により $\text{n}^+ - \text{InP}$ バッファ層(2a)、 $\text{n} - \text{InP}$ ドーピング層(2b)、 $\text{n}^+ - \text{InGaAs}$ 光吸収層(4)、 $\text{n} - \text{InP}$ ドーピング層(5b)、 $\text{n}^+ - \text{InP}$ 窓層(5a)、 $\text{n} - \text{InP}$ ドーピング層(5c)を順次成長させる。バッファ層(2a)および窓層

(5a)は不純物濃度が $1.0 \times 10^{14} \text{cm}^{-3}$ 、厚さ $2.0 \mu\text{m}$ 、 $n\text{-InP}$ ドーピング層(2b)、(5b)、(5c)は不純物濃度が $7.0 \times 10^{13} \text{cm}^{-3}$ 、厚さ $0.2 \mu\text{m}$ 、光吸収層(4)は不純物濃度が $5.0 \times 10^{14} \text{cm}^{-3}$ 、厚さが $2.5 \mu\text{m}$ である。窓層(5a)の表面にはZn、Cd、Mgの熱拡散、あるいは、Be、Mgのイオン打込みによりp型の導電層(6)を選択的に形成し、窓層(5a)内にpn接合部を形成し、ドーピング層(5c)上には、SiNxからなる誘電体の表面保護膜(7)を形成する。(8)はTi/Pt/Auのp電極、(9)はAuGeNi/Auのn電極、(10)は受光径 $100 \mu\text{m}$ φの受光部を被うAR膜である。本実施例の半導体受光素子に5Vのバイアス電圧を印加すると、空乏層端はバッファ層(2a)に達し、光吸収層(4)は完全に空乏化した。その状態で光を入射すると、受光面の反射および光吸収層(4)とドーピング層(2b)、(5b)との界面による反射およびキャリアの再結合による低下はあるものの、90%以上の量子効率を得られた。また、5Vのバイアス電圧下において、暗電流は1nA以下、周波数応答は1GHz以上とい

う結果をえた。因に、本実施例におけるドーピング層のない場合には、量子効率は70%であり、暗電流は10nA以上に、周波数応答は500MHzであった。

なお、窓層およびバッファ層は光吸収層に格子整合し、かつ禁制帯巾が光吸収層より広い材料ならばよく、上記実施例におけるInGaAs光吸収層に対しては、InP以外にInGaAsPを用いてもよい。また、本発明は、InGaAsP系以外のGaSb系などの化合物半導体にも適用することができる。さらに、上記実施例はプレーナ型PINフォトダイオードについてであったが、本発明はメサ型でも実施可能であり、また、アバランシェフォトダイオードでも実施可能である。光吸収層はバルク半導体に限定されることなく、量子井戸構造でも実施可能であることはいうまでもない。

(発明の効果)


以上説明したように本発明によれば、バッファ層および窓層の光吸収層に面する界面、および窓層の光入射側の表面には不純物がドーピングされ

ているため、発生電流および表面リーク電流を低く抑えることができ、暗電流の小さな良好な半導体受光素子を得ることができるという優れた効果がある。


4. 図面の簡単な説明

第1図は本発明にかかる半導体受光素子の一実施例の要部断面図、第2図は一従来例の要部断面図である。

1…基板、2、2a…バッファ層、2b、5b、5c…ドーピング層、4…光吸収層、5、5a…窓層、6…導電層、7…表面保護膜、8…p電極、9…n電極、10…AR膜。



第1図



第2図

特許出願人 古河電気工業株式会社